### (19)日本国特許庁(JP)

# (12)公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2025-34515 (P2025-34515A)

(43)公開日

令和7年3月13日(2025.3.13)

(51) Int. Cl.			FΙ			テーマコード(参考)
G16B	<i>30/10</i>	(2019.01)	G 1 6 B	30/10		5 B O 5 6
G06F	17/16	(2006, 01)	G06F	17/16	K	
GOGF	7/50	(2006, 01)	G06F	7/50		
G06F	7/24	(2006.01)	G 0 6 F	7/24	В	

審査請求 未請求 請求項の数 12 OL (全 36 頁)

(21)出願番号	特順2023-140934(P2023-140934)
(22)出願日	令和5年8月31日(2023.8.31)

(71)出願人 720008140

先端加速システムズ株式会社

神奈川県横浜市金沢区泥亀一丁目28番B

-1312号

(71)出願人 501293666

株式会社ダナフォーム

神奈川県横浜市鶴見区鶴見中央2丁目6番

29号

(74)代理人 100112689

弁理士 佐原 雅史

(74)代理人 100128934

弁理士 横田 一樹

最終頁に続く


(54) 【発明の名称】プロセッサ、アライメント処理用コンピュータシステム

### (57)【要約】

【課題】アライメント処理に好適なプロセッサを提供する。

【解決手段】 プロセッサ(コアA3)は、第一ソースオペランドと、第二ソースオペランドと、第五ソースオペランドと、第五ソースオペランドと、第五ソースオペランドと、第六ソースオペランドを備える。またプロセッサ(コアA3)は、第一ソースオペランドの要素と第二ソースオペランドの要素の第一中間和を演算する第一加減算器と、第三ソースオペランドの要素と第四ソースオペランドの要素に基づいて得られる第六起因データの第三中間和を演算する第三加減算器とを備える。更にプロセッサ(コアA3)は、少なくとも第一中間和、第二中間和、及び、第三中間和の中から、最大値及び/又は最小値を選択する選択器を備える。

【選択図】図21



#### 【特許請求の範囲】

#### 【請求項1】

第一ソースオペランドと、

第二ソースオペランドと、

第三ソースオペランドと、

第四ソースオペランドと、

第五ソースオペランドと、

第六ソースオペランドと、

算する第二加減算器と、

前記第一ソースオペランドの要素と前記第二ソースオペランドの要素の第一中間和を演算する第一加減算器と、

算9 る 第一加減算品と、 前記第三ソースオペランドの要素と前記第四ソースオペランドの要素の第二中間和を演

前記第五ソースオペランドの要素と、前記第六ソースオペランドの要素に基づいて得られる第六起因データの第三中間和を演算する第三加減算器と、

少なくとも前記第一中間和、前記第二中間和、及び、前記第三中間和の中から、最大値及び / 又は最小値を選択する選択器と、

を備えることを特徴とするプロセッサ。

#### 【請求項2】

前記第一ソースオペランド、前記第三ソースオペランド、前記第五ソースオペランドは 汎用レジスタファイルに格納され、

前記第二ソースオペランド、前記第四ソースオペランド、前記第六ソースオペランドは 専用レジスタファイルに格納されることを特徴とする、

請求項1に記載のプロセッサ。

#### 【請求項3】

第七ソースオペランドと、

第二選択ユニットと、を更に備え、

前記第六起因データは、少なくとも前記第六ソースオペランドの要素と第七ソースオペランドの中から前記第二選択器が選択したデータであることを特徴とする、

請求項1に記載のプロセッサ。

#### 【請求項4】

第八ソースオペランドを更に備え、

前記選択器は、少なくとも前記第一中間和、前記第二中間和、前記第三中間和、及び、前記第八ソースオペランドの要素の中から、最大値及び/又は最小値を選択することを特徴とする、

請求項1に記載のプロセッサ。

#### 【請求項5】

命令をデコードする命令デコーダを更に備え、

前記命令デコーダでデコードされる単一の命令により、前記第一加減算器による前記第一中間和の演算、前記第二加減算器による前記第二中間和の演算、前記第三加減算器による前記第三中間和の演算、及び、前記選択器による前記最大値及び/又は前記最小値の選択が実行されることを特徴とする、

請求項1~5のいずれか一項に記載のプロセッサ。

#### 【請求項6】

第一文字列と第二文字列のアライメント処理で用いられるアライメント行列の現在位置を基準とした左斜め上の変異度を要素とする左斜め上変異度ソースオペランドと、

前記アライメント行列の現在位置を基準とした真左の変異度を要素とする真左変異度ソースオペランドと、

前記アライメント処理の線形ギャップペナルティ値を要素とするペナルティソースオペランドと、

前記アライメント行列の現在位置を基準とした変異度を要素とする真上変異度ソースオ

10

20

30

40

ペランドと、

前記真上変異度ソースオペランドの要素、及び、前記ペナルティソースオペランドの要素、の第一中間和を演算する第一加減算器と、

前記真左変異度ソースオペランドの要素、及び、前記ペナルティソースオペランドの要素、の第二中間和を演算する第二加減算器と、

前記斜め上変異度ソースオペランドの要素、及び、前記現在位置に対応する前記第一文字列の要素と前記第二文字列の要素の一致・不一致に基づくスコア関数値、の第三中間和 を演算する第三加減算器と、

少なくとも前記第一中間和、前記第二中間和、及び、前記第三中間和の中から、最大値及び/又は最小値を選択する変異度選択器と、

を備えることを特徴とするプロセッサ。

#### 【請求項7】

一致スコアソースオペランドと、

不一致スコアソースオペランドと、

現在位置に対応する第一文字列上の文字を要素とする第一列文字ソースオペランドと、 現在位置に対応する第二文字列上の文字を要素とする第二列文字ソースオペランドと、 前記第一列文字ソースオペランドの要素と前記第二列文字ソースオペランドの要素が一 致する場合に前記一致スコアソースオペランドの要素を選択し、前記第一列文字ソースオ ペランドの要素と前記第二列文字ソースオペランドの要素が一致しない場合に、前記不一 致スコアソースオペランドの要素を選択して前記スコア関数値として出力するスコア関数 選択器と、

を備えることを特徴とする請求項6に記載のプロセッサ。

## 【請求項8】

スコア関数ソースオペランドを備え、

前記スコア関数値は、前記スコアソースオペランドに格納されることを特徴とする、 請求項 6 に記載のプロセッサ。

#### 【請求項9】

前記左斜め上変異度ソースオペランド、前記真上変異度ソースオペランド、前記真左変異度ソースオペランドは汎用レジスタファイルに格納され、

前記ギャップソースオペランドは専用レジスタファイルに格納される、

ことを特徴とする請求項6に記載のプロセッサ。

#### 【請求項10】

制限定数を要素とする制限定数ソースオペランドを更に備え、

前記変異度選択器は、少なくとも、前記第一中間和、前記第二中間和、前記第三中間和 、及び、前記制限定数ソースオペランドの要素の中から、最大値及び/又は最小値を選択 する

ことを特徴とする請求項6に記載のプロセッサ。

### 【請求項11】

命令をデコードする命令デコーダを更に備え、

前記命令デコーダによる単一の変異度演算命令により、前記第一加減算器による前記第一中間和の演算、前記第二加減算器による前記第二中間和の演算、前記第三加減算器による前記第三中間和の演算、及び、前記変異度選択器による前記最大値及び/又は前記最小値の選択がまとめて実行されることを特徴とする、

請求項6~10のいずれか一項に記載のプロセッサ。

## 【請求項12】

第一文字列と第二文字列が保存される記憶装置、及び、プロセッサを有しており、前記第一文字列と前記第二文字列のアライメント行列を利用したアライメント処理を実行するアライメント処理用コンピュータ装置であって、

前記プロセッサは、請求項1~10のいずれか一項に記載のものであり、

前記プロセッサは、前記記憶装置に記憶されるアライメントプログラムに基づいて、前

10

20

30

40

記アライメント行列の現在位置の変異度を算出することを特徴とする、

アライメント処理用コンピュータシステム。

【発明の詳細な説明】

#### 【技術分野】

#### [0001]

本発明は、アライメント処理用コンピュータシステム等に適用されるプロセッサに関する。

#### 【背景技術】

### [0002]

ヒトゲノムは、人が持つ遺伝情報のセットであり、これを担っている物質が、約30億対の塩基が連なったDNA(デオキシリボ核酸)である。塩基は、アデニン(A)、グアニン(G)、シトシン(C)、及びチミン(T)がある。すなわち、人の遺伝情報は、これらの塩基の並び(配列)によって決定される。

#### [0003]

ヒトゲノムの読み取りにはシークエンサと称される装置が用いられる。シークエンサは、サンプルとなるヒトゲノムを読み取って、これを所定の上限値(数百塩基対程度)に細断して増幅し、数億個となる遺伝情報のデータ片からなる膨大なデータ配列として出力する。現行のシークエンサは、一人分のヒトゲノムを1時間ほどで読み出すことができる。

#### [0004]

シークエンサにより読み出されるばらばらのデータ片は、人の標準的なゲノム配列として定められたヒトゲノム参照配列と比較されることによって、元の長さのヒトゲノム配列に再構築され解析される。例えば、各データ片が、ヒトゲノム参照配列との比較において、どの位置にあるかが調べられ(マッピング)る。また、マッピング完了後は、どのような変異があるかといった解析がなされる。

#### [0005]

なお、データ片のマッピングには、例えば B W A (Burrow-Wheeler Aligner) といったプログラムツールが用いられる。 B W A は、 3 つのアルゴリズム、 B W A - b a c k t r a c k 、 B W A - S W 、及び B W A - M E M から構成される。このうち、 B W A - M E M は、Indel (挿入欠失) に対応した高速アルゴリズムとして広く利用されている。 B W A - M E M は、読み出したデータ片に基づくクエリ文字列のうち、ヒトゲノム参照配列に繰り返し現れる部分に対して、接尾辞配列を用いてインデックスを作成し、マッピングを行うアルゴリズムである。

#### [0006]

マッピングされたデータ片(照合文字列)は、ヒトゲノム参照配列における同位置の部分配列(被照合文字列)と照合され、どのような変異があるかが解析される。ヒトゲノム参照配列の部分配列とデータ片との照合には、例えば、アラインメントアルゴリズムが用いられる。アラインメントアルゴリズムでは、動的計画法に従って、アラインメント表と称される配列の各要素について変異度(類似度)を算出しながら、近似文字列を同定する。アラインメントアルゴリズムは、例えば、Smith・Watermanァルゴリズム、Smith・Waterman・Wunschアルゴリズム等が存在する(例えば、特許文献1参照)。

### 【先行技術文献】

#### 【特許文献】

#### [0007]

【特許文献1】米国特許第11550584号

#### 【発明の概要】

【発明が解決しようとする課題】

#### [00008]

上述したアラインメントアルゴリズムが事項される計算機のプロセッサでは、アライン メント表(アライメント配列)の各要素(セル)の変異度(類似度)を計算する際に、複 10

20

30

20

30

40

50

数の命令が実行されるため、その分だけ処理速度が低下する。更に、複数の命令が実行される際、外部メモリへのアクセスが必要となり、プロセッサの処理速度がメモリへのアクセス時間により律速されてしまう。

#### [0009]

本発明の一つの目的は、アライメント処理に好適なプロセッサを提供することである。 また、本発明の一つの目的は、例えば、アライメント処理を高速及び / 又は効率的に行う 技術を提供することである。

#### 【課題を解決するための手段】

#### [0010]

上記目的に関連する本発明は、第一ソースオペランドと、第二ソースオペランドと、第三ソースオペランドと、第四ソースオペランドと、第五ソースオペランドと、第六ソースオペランドと、前記第一ソースオペランドの要素と前記第二ソースオペランドの要素の第一中間和を演算する第一加減算器と、前記第五ソースオペランドの要素と、前記第六ソースオペランドの要素に基づいて得られる第六起因データの第三中間和を演算する第三加減算器と、少なくとも前記第一中間和、前記第二中間和、及び、前記第三中間和の中から、最大値及び/又は最小値を選択する選択器と、を備えることを特徴とするプロセッサである。

### [0011]

上記プロセッサは、前記第一ソースオペランド、前記第三ソースオペランド、前記第五 ソースオペランドは汎用レジスタファイルに格納され、前記第二ソースオペランド、前記 第四ソースオペランド、前記第六ソースオペランドは専用レジスタファイルに格納される ことを特徴としてもよい。

#### [0012]

上記プロセッサは、第七ソースオペランドと、第二選択ユニットと、を更に備え、前記 第六起因データは、少なくとも前記第六ソースオペランドの要素と第七ソースオペランド の中から前記第二選択器が選択したデータであることを特徴としてもよい。

### [0013]

上記プロセッサは、第八ソースオペランドを更に備え、前記選択器は、少なくとも前記第一中間和、前記第二中間和、前記第三中間和、及び、前記第八ソースオペランドの要素の中から、最大値及び/又は最小値を選択することを特徴としてもよい。

### [0014]

上記プロセッサは、命令をデコードする命令デコーダを更に備え、前記命令デコーダでデコードされる単一の命令により、前記第一加減算器による前記第一中間和の演算、前記第二加減算器による前記第三中間和の演算、及び、前記選択器による前記最大値及び/又は前記最小値の選択が実行されることを特徴としてもよい。

## [0015]

上記目的に関連する本発明は、第一文字列と第二文字列のアライメント処理で用いられるアライメント行列の現在位置を基準とした左斜め上の変異度を要素とする左斜め上変異度ソースオペランドと、前記アライメント処理の線形ギャップペナルネィ値を要素とする『大クランドと、前記アライメント処理の線形ギャップペナルネィ値を要素とする『大クランドと、前記アライメント行列の現在位置を基準とした変異度を要素とする『大クランドと、前記アライメント行列の現在位置を思生した変異度を要素とする『大クランドの要素、の第一中間和を演算する『大クランドの要素、の第二中間和を演算する第二加減算器と、前記斜め上変異度ソースオペランドの要素、の第二中間和を演算する第二加減算器と、前記第二文字列の要素の一致・不一致に基づくスコア関数値、の第三中間和を演算する第三加減算器と、少なくとも前記第一中間和、前記第二中間和、及び、前記第三中間和の中から、最大値及

20

30

40

50

び/又は最小値を選択する変異度選択器と、を備えることを特徴とするプロセッサである

#### [0016]

上記プロセッサは、一致スコアソースオペランドと、不一致スコアソースオペランドと、現在位置に対応する第一文字列上の文字を要素とする第一列文字ソースオペランドと、現在位置に対応する第二文字列上の文字を要素とする第二列文字ソースオペランドと、前記第一列文字ソースオペランドの要素と前記第二列文字ソースオペランドの要素が一致する場合に前記一致スコアソースオペランドの要素を選択し、前記第一列文字ソースオペランドの要素と前記第二列文字ソースオペランドの要素が一致しない場合に、前記不一致スコアソースオペランドの要素を選択して前記スコア関数値として出力するスコア関数選択器と、を備えることを特徴としてもよい。

#### [0017]

上記プロセッサは、スコア関数ソースオペランドを備え、前記スコア関数値は、前記スコアソースオペランドに格納されることを特徴としてもよい。

#### [0018]

上記プロセッサにおいて、前記左斜め上変異度ソースオペランド、前記真上変異度ソースオペランド、前記真左変異度ソースオペランドは汎用レジスタファイルに格納され、前記ギャップソースオペランドは専用レジスタファイルに格納される、ことを特徴としてもよい。

### [0019]

上記プロセッサは、制限定数を要素とする制限定数ソースオペランドを更に備え、前記変異度選択器は、少なくとも、前記第一中間和、前記第二中間和、前記第三中間和、及び、前記制限定数ソースオペランドの要素の中から、最大値及び/又は最小値を選択する、ことを特徴としてもよい。

#### [0020]

上記プロセッサは、命令をデコードする命令デコーダを更に備え、前記命令デコーダによる単一の変異度演算命令により、前記第一加減算器による前記第一中間和の演算、前記第二加減算器による前記第三中間和の演算、及び、前記変異度選択器による前記最大値及び/又は前記最小値の選択がまとめて実行されることを特徴としてもよい。

### [0021]

上記目的に関連する本発明は、第一文字列と第二文字列が保存される記憶装置、及び、プロセッサを有しており、前記第一文字列と前記第二文字列のアライメント行列を利用したアライメント処理を実行するアライメント処理用コンピュータ装置であって、前記プロセッサは、上記のいずれかに記載のものであり、前記プロセッサは、前記記憶装置に記憶されるアライメントプログラムに基づいて、前記アライメント行列の現在位置の変異度を算出することを特徴とする、アライメント処理用コンピュータシステムである。

## 【発明の効果】

### [0022]

本発明によれば、アライメント処理に好適なプロセッサによって、アライメント処理を 高速及び/又は効率的に行うことができる。

### 【図面の簡単な説明】

## [0023]

【図1】本発明の実施形態に係るコンピュータシステムの概略的構成の一例を示すブロックダイアグラムである。

【図2】同コンピュータシステムによる近似文字列照合処理の概略の一例を説明するフローチャートである。

【図3】同コンピュータシステムによるアライメント処理手順の一例を説明するフローチャートである。

【図4】同コンピュータシステムによって実現されるアライメント処理用コンピュータシ

ステムの機能ブロックの一例を説明するブロック図である。

- 【図5】同コンピュータシステムのアライメント処理で用いるアライメント行列のデータ 構造を示す図である。
- 【図6】同アライメント行列の区画分割及び各区画の変異度の計算順序を示す図である。
- 【図7】同アライメント行列の区画分割及び各区画の変異度の計算順序の変形例を示す図である。
- 【図8】同アライメント行列の区画分割及び各区画の変異度の計算順序の変形例を示す図である。
- 【図9】同アライメント行列のデータセルにおける変異度及び帰趨経路フラグの計算概念を示す図である。
- 【図10】同アライメント行列におけるバックトラックデータを示す図である。
- 【図11】同アライメント行列による変異度計算の具体例を示す図である。
- 【図12】同アライメント行列による変異度計算の具体例を示す図である。
- 【図13】同アライメント行列によるバックトラックデータの具体例を示す図である。
- 【図14】同コンピュータシステムのアライメント処理で用いるスコア行列のデータ構造 を示す図である。
- 【図15】同コンピュータシステムのハードウェア構成の一例を示す図である。
- 【図16】同コンピュータシステムのハードウェア構成のプロセッサモジュールの一例を示すブロック図である。
- 【図17】同プロセッサモジュールのコアの内部構成を示すブロック図である。
- 【図18】同コアの汎用レジスタファイル、専用レジスタファイル、変異度専用算術論理 演算器の内部構成を示すブロック図である。
- 【図19】同コアの内部構成の変形例を示すブロック図である。
- 【図20】同コアの内部構成の変形例を示すブロック図である。
- 【図21】同コアの内部構成の変形例を示すブロック図である。
- 【図22】同コアの内部構成の変形例を示すブロック図である。
- 【図23】同コアの内部構成の変形例を示すブロック図である。
- 【図24】同コアの内部構成の変形例を示すブロック図である。
- 【図25】同コアの内部構成の変形例を示すブロック図である。
- 【発明を実施するための形態】

### [0024]

以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に説明する実施形態は、あくまでも例示であり、以下に明示しない種々の変形や技術の適用を排除する意図はない。本発明は、その趣旨を逸脱しない範囲で種々変形(例えば各実施形態を組み合わせる等)して実施することができる。また、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付して表している。図面は模式的なものであり、必ずしも実際の寸法や比率等とは一致しない。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることがある。

### [0025]

図1は、本発明の実施形態に係るコンピュータシステムの概略的構成の一例を示すブロックダイアグラムである。同図に示すように、コンピュータシステム1は、例えば、上位コンピュータ10と、複数の下位コンピュータ20(1)~20(n)と、データベース30と含み構成される。上位コンピュータ10と下位コンピュータ20(1)~20(n)とは、所定のインタフェースを介して通信可能に接続される。本開示では、コンピュータシステム1は、上位コンピュータ10が複数の下位コンピュータ20(1)~20(n)を統括的に制御する中央集権型コンピュータシステムとして構成されるが、これに限られず、例えば分散型コンピュータシステムとして構成されても良い。分散型コンピュータシステムにおいては、各コンピュータが並列分散処理により協調的に動作し得るが、特定の処理に関しては、代表する一のコンピュータのみが該処理を実行する場合があっても良い。

10

20

30

50

30

40

50

#### [0026]

上位コンピュータ10及び下位コンピュータ20で共通する計算ハードウェアは、図15に例示されるコンピューティングデバイス100となる。コンピューティングデバイス100に、DRAM等の主記憶装置となるメモリモジュール102、中央計算機となるプロセッサモジュール104と外部機器の間のブリッジとなるチップセット106、HDDやSDD等の内部ストレージデバイス108、I/Oコントローラ110、出力インタフェース112、入出力インタフェース114、通信インタフェース116、外付けHDD等の外部ストレージデバイス118を有する。

#### [0027]

更に、図16に示すように、プロセッサモジュール104は、互いに独立した計算処理 を実行する複数のコアA,B,C,Dと、各コアA,B,C,Dに対応して設けられる内 部記憶機能の第一キャッシュメモリ(L1キャッシュメモリ)L1a,L1b,L1c, L 1 d 及 び 第 二 キャッシュ メ モ リ ( L 2 キャッシュ メ モ リ ) L 2 a , L 2 b , L 2 c , L 2 d と、全コア A , B , C , D で共有される内部記憶機能の第三キャッシュメモリ ( L 3 キャッシュメモリ)L3nを有する。コアA,B,C,Dによるアクセス待ち時間は、L 1キャッシュメモリL1a,L1b,L1c,L1dが最も短く、次いでL2キャッシュ メモリL2a,L2b,L2c,L2dが短く、最も長いのがL3キャッシュメモリL3 nとなる。一方で、L1,L2,L3キャッシュメモリのアクセス待ち時間は、メモリモ ジュール(メインメモリ)102よりも大幅に短い。これらの構造により、プロセッサモ ジュール104内の複数のコアA,B,C,D同士では、並列的にタスクを処理すること ができる。例えば、複数のコアA,B,C,Dのそれぞれは、与えられた個々のクエリ文 字列に基づいて参照文字列との比較において解析処理を行うことができる。なお、ここで はキャッシュメモリが、3段階に分割されている場合を例示しているが、本発明はこれに 限定されず、1段階または2段階であってもよく、4段階以上であってもよい。以降にお いて、第一キャッシュメモリ(L1キャッシュメモリ)L1a,L1b,L1c,L1d 、第二キャッシュメモリ(L2キャッシュメモリ)L2a,L2b,L2c,L2d、第 三キャッシュメモリ(L3キャッシュメモリ)L3nは、これらを総称して「キャッシュ メモリ」と称することができる。本発明では、プロセッサモジュール104におけるコア 数も特に限定されない。コア数は数個から数万個まで、さまざまに選択できる。

#### [0028]

更に、図15及び図16に示す構成は、汎用的なハード構造を例示したが、本発明はこれに限定されない。またこれらのハード構造の全部または一部は、FPGA等によって個別にカスタマイズ(プログラム)されたハードウェアを採用してもよい。更に、以降において、データの記憶できるハードウェアとなる、メモリモジュール102、内部ストレージデバイス108、外部ストレージデバイス118、第一キャッシュメモリ(L1キャッシュメモリ)L1a,L1b,L1c,L1d、第二キャッシュメモリ(L2キャッシュメモリ)L2a,L2b,L2c,L2d、第三キャッシュメモリ(L3キャッシュメモリ)L3nは、これらを総称して「記憶装置」と称することができる。

### [0029]

図1に戻って、本開示では、下位コンピュータ20は、上位コンピュータ10の制御の下、並列的にタスクを処理する。例えば、複数の下位コンピュータ20のそれぞれは、与えられた個々のクエリ文字列に基づいて参照文字列との比較において解析処理を行う。以下では、下位コンピュータ20(1)~20(n)について、それらを特に区別する必要がない限り、単に、「下位コンピュータ20」と表記することがある。

## [0030]

データベース30は、上位コンピュータ10の制御の下、各種のデータ、例えば参照文字列を格納する。一例として、データベース30は、ヒトゲノム参照配列を格納する。ヒトゲノム参照配列は、人の標準的なゲノム配列として定められた塩基対の配列を示すデータである。また、データベース30は、参照文字列に基づいて作成されたインデックスを格納する。インデックスは、参照文字列を探索するために用いられるある種のデータ配列

20

30

40

50

構造である。なお、図中、データベース30は、上位コンピュータ10にのみアクセス可能に接続される構成となっているが、これに限られず、下位コンピュータ20もまたアクセス可能に接続される構成であっても良い。また、下位コンピュータ20も同様のデータベースを配置してもよい。ここでは、ヒトゲノム参照配列を利用する場合を例示するが、複数の生物(動物)、植物等を一まとめにしたメタゲノム参照配列を利用することもできる。

#### [0031]

図2は、本発明の一実施形態に係るコンピュータシステム1による近似文字列照合処理の概略の一例を説明するフローチャートである。かかる処理は、例えば、上位コンピュータ10及び複数の下位コンピュータ20が、プロセッサモジュール104において近似文字列照合プログラムを実行することにより、他のハードウェアコンポーネントと協働し、実現される。これにより、コンピュータシステム1、または、上位コンピュータ10、あるいは複数の下位コンピュータ20は、図4に示す近似文字列照合用コンピュータシステム200として機能する。また、近似文字列照合プログラムは、複数の処理ブロック(サブルーチン)を有しており、その結果として、近似文字列照合用コンピュータシステム201と、マッピング用コンピュータシステム201と、文字列ペア作成用コンピュータシステム201と、アライメント処理用コンピュータシステム204を内在する。

#### [0032]

図2に示すように、まず、上位コンピュータ10は、データベース30に格納された参照文字列を読み出し、読み出した参照文字列に基づいて、インデックスを作成する(インデックス作成処理:S201)。具体的には、上位コンピュータ10は、参照文字列における部分文字列を所定の条件に従って拡張し及び/又はソートして配列化することにより、所定のデータ配列構造を有するインデックスを作成する。データ配列構造は、階層的なツリー構造からなる。本開示では、このようなインデックスを階層的インデックスと称するものとする。上位コンピュータ10は、作成した参照文字列に基づくインデックスをデータベース30に格納する。参照文字列に基づく階層的インデックスの作成処理の詳細は後述する。なお、参照文字列に基づく階層的インデックスが既に作成されており、データベース30に格納されている場合には、インデックス作成処理S201は省略され得る。これにより、コンピュータシステム1は、インデックス作成用コンピュータシステム201として機能する。

#### [0033]

続いて、上位コンピュータ10は、図示しない外部装置からクエリ文字列を受信し、受信したクエリ文字列に基づいて階層的インデックスを参照し、クエリ文字列の参照文字列へのマッピング処理を実行する(マッピング処理:S202)。一例では、外部装置は、ヒトゲノムを読み出すシークエンサであり、クエリ文字列は、シークエンサから出力される例えば150~200塩基程度の塩基対のデータ片である。クエリ文字列は、一旦、データベース30に格納されてもよい。なお、クエリ文字列の文字数は、50以上であることが好ましく、更に好ましくは100以上とする。一方、クエリ文字列の文字数は、100以下であることが好ましく、望ましくは300以下、更に望ましくは200以下とする。本開示では、下位コンピュータ20もまた、上位コンピュータ10の制御の下、割り当てられたクエリ文字列に基づいて、階層的インデックスを参照して、マッピングを行う。これにより、コンピュータシステム1は、マッピング用コンピュータシステム202として機能する。

## [0034]

マッピングは、クエリ文字列の少なくとも一部と一致する参照文字列における部分文字列(一致文字列)を同定する処理である。つまり、マッピングにより、参照文字列におけるクエリ文字列の少なくとも一部と一致する部分文字列の出現開始位置及び長さ(文字数)が同定される。本開示に係るマッピングでは、クエリ文字列について、階層的インデックスを検索ないしは探索することにより、参照文字列におけるクエリ文字列の出現開始位

20

30

50

置が同定される。なお、処理の高速化のため、作成された階層的インデックスは、メモリモジュール 1 0 2 又はプロセッサモジュール 1 0 4 内のキャッシュメモリ等の高速メモリに展開されることが好ましい。

### [0035]

なお、上記の例では、上位コンピュータ10及び下位コンピュータ20が、それぞれ、割り当てられたクエリ文字列に従ってマッピングを行っているが、これに限られず、例えば、上位コンピュータ10のみが、割り当てられたクエリ文字列に基づいて、階層的インデックスを参照して、探索を行っても良い。

#### [0036]

次に、上位コンピュータ10及び下位コンピュータ20は、それぞれ、後述する近似文字列照合のための文字列ペアを作成する(文字列ペア作成処理:S203)。文字列ペアは、マッピングにより同定される一致文字列を含む、参照文字列における被照合文字列とクエリ文字列における照合文字列とからなる。これにより、コンピュータシステム1は、文字列ペア作成用コンピュータシステム203として機能する。

#### [0037]

具体的には、上位コンピュータ10及び下位コンピュータ20は、マッピングにより同定された一致文字列の先頭及び末尾のそれぞれに、参照文字列における対応する所定長の文字列を追加することにより、被照合文字列を作成する。つまり、被照合文字列は、参照文字列において同定された一致文字列を含む該一致文字列近傍の文字列である。例えば、参照文字列が「CCGATCTGTATACCCTACGA」であって、一致文字列が「TACC」である場合に、例えば前後2文字ずつ追加した文字列「TATACCCT」が被照合文字列となる。ヒトゲノムの解析の場合、参照文字列について、一致文字列の先頭及び末尾に追加する塩基の長さは、それぞれ、例えば50塩基程度であり得る。

### [0038]

また、上位コンピュータ10は、一致文字列の末尾にクエリ文字列における対応する所定長の文字列を追加することにより、照合文字列を作成する。ヒトゲノムの解析の場合、クエリ文字列について、一致文字列の末尾に追加する文字列の長さは、例えば50塩基程度である。

## [0039]

なお、本開示では、参照文字列について、一致文字列の先頭及び末尾に所定長の文字列が追加されるものとしたが、これに限られず、例えば、先頭又は末尾の一方にのみ所定長の文字列が追加されても良い。また、クエリ文字列について、一致文字列の先頭及び末尾に、それぞれ、所定長の文字列を追加するようにしても良いし、或いは、文字列を追加せずに、一致文字列そのものを照合文字列として扱っても良い。

### [0040]

次に、上位コンピュータ10及び下位コンピュータ20は、参照文字列に基づく被照合文字列とクエリ文字列に基づく照合文字列とからなる文字列ペアに基づいて少なくとも1つの近似文字列を導出する(アライメント処理:S204)。近似文字列の導出には、動的計画法を用いた所定のアラインメントが適用される。アラインメントは、2つの配列(文字列)をその要素どうしで置換、挿入及び欠損を許容しつつ比較して、定義されたスコア/ペナルティに従って変異度(類似度)を算出する手法である。アラインメントを実現するアルゴリズムとしては、Smith・WatermanアルゴリズムやNeedleman・Wunschアルゴリズムが知られている。また、動的計画法とは、ある段階で得られた最適解に基づいて次の段階の最適解を算出する手法である。つまり、変異度の算出では、動的計画法に従って、配列状のアラインメント表の各要素に対してスコアが算出され、最大スコアを持つ要素が決定され、これにより、少なくとも1つ以上の近似文字列が導出される。これにより、コンピュータシステム1は、アライメント処理用コンピュータシステム204として機能する。

### [0041]

以上のように、本実施形態の近似文字列照合処理では、参照文字列に基づく階層的イン

デックスが作成された後、与えられたクエリ文字列に従って、該階層的インデックスを探索することにより一致文字列(及びその長さ)が同定され、同定された一致文字列に基づく被照合文字列と照合文字列とからなる文字列ペアに対して近似文字列照合がなされることにより、近似文字列が導出される。換言すると、本実施形態の近似文字列照合プログラムは、参照文字列に基づくインデックス作成用プログラムと、クエリ文字列に従って階層的インデックスを探索するマッピング用プログラムと、被照合文字列と照合文字列とからなる文字列ペアを作成するプログラムと、文字列ペアを利用して近似文字列照合がなされることにより、近似文字列を導出するアライメント用プログラムを有している。なお、インデックス作成用プログラム、マッピング用プログラム、及び文字列ペアを作成するプログラムは、公知のものを採用することができるので、これ以降の詳細説明を省略する。

[0042]

<アライメント処理>

まず、アライメント処理について説明する。本実施形態では、動的計画法を用いたアラインメント処理を行う。アラインメント処理とは、参照文字列における同定した出現開始位置近傍の文字列(被照合文字列)とクエリ文字列(照合文字列)の2つの配列(文字列)を、その要素どうして置換、挿入及び欠損を許容しつつ比較し、定義されたスコア/ペナルティに従って変異度(類似度)を算出する手法である。例えば、被照合文字列Xにを第二の文字列に基づく被照合文字列Y(すなわち、クエリ文字列に基づくな照合文字列Y(すなわち、クエリ文字列に基での文字列に基づく被照合文字列Y(すなわち、クエリ文字列に基での文字列に基づくは、照合文字列Xに一致しないと判断される。つまり、短音文字列X及び照合文字列Yのそれぞれにおける各位置の文字どうしない場合(でのまり、のいずれかであるといえる。本開示では、変異度の算出のために、グローバルア・プンメントの一例であるNeedleman・Wunschpullを説明する。でのアラインメント処理を実行する場合を例示するが、実際の文字列の数は150~200程度、またはそれ以上であることに留意されたい。

[0043]

アライメント処理では、被照合文字列 X 及び照合文字列 Y によって、図 5 に示すマトリクス状(格子状)のアライメント行列 V (アラインメント表)のデータ群を生成する。表中、「」は空文字を意味する。ここでは、被照合文字列 X を、X = x 1 x 2 ... x iと定義し、照合文字列 Y を、Y = y 1 y 2 ... y j と定義し、アライメント行列 V 内の特定の位置(i , j ) を、データ格納セル v (i , j ) と定義する。

[0044]

<アライメント用プロセッサ(コア)>

次に、図17を参照して、上位コンピュータ10及び下位コンピュータ20において、アライメント処理で用いる各コアA,B,C,Dの内部構成について説明する。なお、並列処理される各コアA,B,C,Dの内部構成は互いに同じであることから、ここではコアAについて説明し、他のコアB,C,Dの説明を省略する。

[0045]

コアAは、プログラムカウンタ800、デコーダ804、汎用レジスタファイル806、専用レジスタファイル808、実行ユニット830を有する。プログラムカウンタ800は、コアAで現在実行中の命令のアドレスを保持するレジスタとなる。コアAは、このレジスタの値を用いて記憶装置を参照し、該当するアドレスに格納された命令を取得する。命令の実行が完了すると、実行結果に応じて、次に実行すべき命令のアドレスがプログラムカウンタにセットされる。

[0046]

デコーダ804は、命令のビット列を見て、命令の種類や演算に必要なオペランドを解析する。解析結果に応じて、必要なオペランドを、汎用レジスタファイル806及び/又は専用レジスタファイル808から読み出す。またデコーダ804は、実行ユニット83

10

20

30

40

0内の適切な演算器を選択し、汎用レジスタファイル806及び/又は専用レジスタファイル808から読み出された信号が、選択された演算器へ送られるように、データパスを切り替える。汎用レジスタファイル806及び専用レジスタファイル806及び専用レジスタファイル806及び専用レジスタファイル806及び専用レジスタファイル806及び専用レジスタファイル808は、複数のレジスタから成りたっており、1つのデータは基本的に1つのレジスタに格納される。なお、本実施形態の専用レジスタファイル808は、システム制御用のレジスタファイルとは異なり、演算に必要なデータの中でも、特定データのみを専用に格納するファイルであることを意味している。記憶装置のデータは、ロード命令が実行されることにより、汎用レジスタファイル806及び専用レジスタファイル808に書き込まれる。また、ストア命令によって主記憶装置に書き戻される。

[0047]

実行ユニット830は、様々な演算器を内蔵しており、例えば、加減算器832、乗算器834、浮動小数点演算器836等を有する。特に本実施形態の実行ユニット830は、アライメント処理において変異度を計算する為に選択される変異度専用算術論理演算器840を有する。なお、実行ユニット830の演算結果は、指定される汎用レジスタファイル806及び/又は専用レジスタファイル808へ書き込まれる。

[0048]

なお、これらのコアA,B,C,Dは、アライメント処理用カーネルによって制御される。アライメント処理用カーネルは、後述するアライメント用プログラムの一部に含まれる。

[0049]

<レジスタファイル>

図18に、コアAの汎用レジスタファイル806、専用レジスタファイル808の詳細構成を示す。汎用レジスタファイル806は、上配列文字ソースオペランド806日、 在斜め上変異度ソースオペランド806日、 真左変異度ソースオペランド806日、 出力先オペランド806日、 真左変異度ソースオペランド806日、 出力先オペランド806日、 出力先オペランド806日、 ボータ格納セル v ( i , j ) に対応する被照合文字列 x i が取り込まれる。左配列文字ソースオペランド806日は、データ格納セル v ( i , j ) の左斜め上のセル v ( i , j ) の変異度(スコア) F ( i - 1 , j - 1 ) が取り込まれる。真上変異度ソースオペランド806日は、データ格納セル v ( i , j ) の真上のセル v ( i , j - 1 ) の変異度(スコア)が取り込まれる。真上変異度ソースオペランド806日は、データ格納セル v ( i , j ) の変異度(スコア)が取り込まれる。真上変異度ソースオペランド806日は、データ格納セル v ( i , j ) の変異度(スコア)が取り込まれる。出力先オペランド806Fは、後述する変異度専用算術論理演算器840の出力データが取り込まれる。

[0050]

専用レジスタファイル 8 0 8 は、一致スコアソースオペランド 8 0 8 A、不一致スコアソースオペランド 8 0 8 B、ギャップスコアソースオペランド 8 0 8 C、ペナルティソースオペランド 8 0 8 Dを格納する。一致スコアソースオペランド 8 0 8 Aは、被照合文字列 X と照合文字列 Y から選択される一対の文字ペア(× j , y j )の一致スコア(例えば「+2」)が取り込まれる。不一致スコアソースオペランド 8 0 8 B は、一対の文字ペア(× j , y j )の不一致スコアソースオペランド 8 0 8 C は、一対の文字ペア(× j , y j )のギャップスコア(例えば「-2」)が取り込まれる。ペナルティソースオペランド 8 0 8 D は、ギャップペナルティの値(例えば「-2」)が取り込まれる。

[0051]

< 変異度専用算術論理演算器 8 4 0 >

変異度専用算術論理演算器 8 4 0 は、スコア関数選択器 8 4 1 B、第一加減算器 8 4 0 A、第二加減算器 8 4 0 B、第三加減算器 8 4 0 C、変異度選択器 8 4 1 Aを有する。スコ

10

20

30

40

20

30

40

50

#### [0052]

<アライメント用プログラム>

次に、アライメント用プログラムについて説明する。アライメント用プログラムは、動的計画法を用いたアラインメント処理を実行する。アライメント用プログラムにより、上位コンピュータ10及び下位コンピュータ20は、参照文字列における同定した出現開始位置近傍の文字列(被照合文字列)とクエリ文字列(照合文字列)の文字列ペアが、互いにどれくらい変異しているか(変異度)を推定する。

#### [0053]

図3は、本実施形態に係るコンピュータシステムによるアライメント処理手順の一例を説明するフローチャートである。すなわち、図3は、図2に示した近似文字列照合処理におけるアライメント処理(S204)の詳細を示している。また、図4には、アライメント処理用コンピュータシステム204の機能ブロック構成が示される。アライメント処理用コンピュータシステム204は、アライメント行列作成手段602、定数設定手段604、充填領域選択手段606、充填ルート設定手段608、充填セル選択手段610、変異度・経路算出手段612、バックトラック処理手段620、近似文字列導出手段622を有する。

### [0054]

#### [0055]

(定数設定手段604/定数設定ステップS604)

定数設定ステップS604において。定数設定手段604は、アライメント処理で必要となる定数を設定する。具体的には、被照合文字列Xと照合文字列Yから選択される一対の文字ペア(xj,yj)の一致・不一致・ギャップのスコア、及び、セルの上下間及び左右間のギャップペナルティを設定する。本実施形態では、文字ペアが一致する場合のスコアを例えば「+2」、不一致の場合のスコアを例えば「-1」、及びギャップの場合のスコアを例えば「-2」に設定し、ギャップペナルティを例えば「-2」に設定する。この定数設定手段604に基づいて、アライメント処理用カーネルは、これらの値を、専用レジスタファイル808の一致スコアソースオペランド808A、不一致スコアソースオペ

20

30

40

50

ランド808B、ギャップスコアソースオペランド808C、ペナルティソースオペランド808Dに取り込む。

### [0056]

(充填領域選択手段606/充填領域選択ステップS606)

充填領域選択ステップS606において、充填領域選択手段606は、例えば図6に示すように、アライメント行列Vを複数(p個)の区画に分割することで、複数の配列領域VLV2…Vk…Vpを生成し、その配列順に沿って、順番に、計算を行う配列領域Vkを選択する。なお、図6では、アライメント行列Vを縦方向に複数に分割することで、配列領域Vkを左右方向に連続するセル群としている。分割方法は図6以外にも様々に存在し、例えば図7では、アライメント行列Vを横方向に複数に分割することで、配列領域Vkを上下方向に連続するセル群としている。例えば図8では、アライメント行列Vを格子状に複数に分割することで、配列領域Vkを上下及び左右方向に連続する格子状のセル群としている。複数の配列領域V1V2…Vk…Vpの順番は、演算対象となるデータ格納セルV(i,j)に対して、左斜め上のセルV(i-1,j-1)、真上のセルV(i, j-1)、真左のセルV(i

#### [0057]

具体的に配列領域 V k を決定するために、被照合文字列 X と照合文字列 Y の文字列 Y の中から、被照合文字列 X の部分文字列 { x s ... x i... x e } と、照合文字列 Y のお文字列 { y s ... y i... y e } との部分文字列 ペアを抽出して、これを配列領域 V k として記憶装置の所定アドレスに格納する。なお、(x s , y s ) は部分文字列の開始文字を意味し、(x e , y e ) は部分文字列ペアの終了文字を意味する。被照合文字列 X における部分文字列の選択は、左側から右側に向かって順番に行い、照合文字列の部分文字列の選択は、上側から右側に向かって順番に行う必要がある。配列領域 V v イズはキャッシュメモリに収まるサイズが好ましい。本実施形態では、L 1 キャッシュメモリに収まるサイズが好ましくは L 2 キャッシュメモリに収まるサイズが好ましく、更に好ましくは L 3 キャッシュメモリに収まるサイズとする。なお明はに収まません、更に好ましくは L 3 キャッシュメモリに収まるサイズとする。なお明はこれでにできたが、充填領域選択手段 6 0 6 は、アライメント行列 V の範囲内から一部となるの配列領域を抽出して(換言すると、余分な配列を除外して)、その抽出範囲内に限って変異度を演算するようにしてもよい。

#### [0058]

(充填ルート設定手段608/充填ルート設定ステップS608)

充填ルート設定ステップS608において、充填ルート設定手段608は、配列領域Vkにおいて、データ格納セルV(i,j)の計算順序(計算ルート)Rkを定義する。この計算順序Rkの設定は、充填領域選択ステップS606配列領域Vkの選択順序を加味し、例えば、図6の矢印に示すように、演算対象となるデータ格納セルV(i,j)に対して、左斜め上のセルV(i・1,j・1)、真上のセルV(i,j・1)、真左のセルV(i・1,j)の計算が必ず先に実行される順序を設定する。ここでは左から右に移動する計算順序を選択しているが、例えば図7のように、上から下に移動する計算順序Rkを選択してもよく、また図8のような斜行移動する計算順序Rkを選択することもできる。

### [0059]

(充填セル選択手段 6 1 0 / 充填セル選択ステップ S 6 1 0 )

充填セル選択ステップS610において、充填セル選択手段610は、図9に示すように、充填ルート設定手段608で設定された順番に沿って演算対象となるデータ格納セルv(i,j)を選択する。この充填セル選択手段610に基づいて、アライメント処理用カーネルは、汎用レジスタファイル806の上配列文字ソースオペランド806A及び左配列文字ソースオペランド806Bに、データ格納セルv(i,j)に対応する文字セット(×i、yj)を取り込む。更に、アライメント処理用カーネルは、左斜め上変異度ソースオペランド806Cに、左斜め上のセルv(i・1,j・1)で予め演算済(記憶装置

に保存済み)の変異度(スコア)F(i-1,j-1)を取り込み、真上変異度ソースオペランド806Dに、真上のセル v(i,j-1)で予め演算済(記憶装置に保存済み)の変異度(スコア)F(i,j-1)を取り込み、真左変異度ソースオペランド806Eに、真左のセル v(i-1,j)に予め演算済(記憶装置に保存済み)の変異度(スコア)F(i-1,j)を取り込む。

#### [0060]

(変異度・経路算出手段612/変異度・経路算出ステップS612)

変異度・経路算出ステップ S 6 1 2 において、変異度・経路算出手段 6 1 2 は、演算対象となるデータ格納セル v ( i , j ) の変異度 F ( i , j ) を算出する。具体的に、例えば、文字列 X = x 1 x 2 ... x i ... y m と文字列 Y = y 1 y 2 ... y j ... y n との比較において、文字 x i と文字 y j との変異度 F (i , j) は以下式 1 のように定義される。

### 【数1】

$$\begin{cases} m1 = F(i, j-1) + d \\ m2 = F(i-1, j) + d \\ m3 = F(i-1, j-1) + s(i, j) \end{cases}$$

ここで、max は与えられた式の値(m1, m2, m3)の中から最大値を出力する関数、s はスコア関数(-致:s=2、 $\pi-$ 致:s=-1、ギャップ:s=-2)、d はギャップによるペナルティ(d=2)である。

### [0061]

具体的に、式1の演算は、変異度・経路算出手段612に基づくアライメント処理用カーネルによって実行される。アライメント処理用カーネルは、変異度F(i,j)を演算するための単一の専用命令(変異度演算命令)を、デコーダ804に取り込ませる。その結果、デコーダ804は、変異度演算命令で必要なオペランドを、汎用レジスタファイル806及び/又は専用レジスタファイル808から読み出す。更にデコーダ804は、これらのオペランドの要素が、変異度専用算術論理演算器840に送られるようにデータパスを切り替える。

#### [0062]

### (変異度演算命令)

変異度専用算術論理演算器 8 4 0 では、スコア関数選択器 8 4 1 B において、上配列文字 ソースオペランド 8 0 6 A の要素(文字 x i)と左配列文字ソースオペランド 8 0 6 B の要素(文字 y j)が一致する場合、一致スコアソースオペランド 8 0 8 A の値(「 + 2 」)を出力し、上配列文字ソースオペランド 8 0 6 A の要素(文字 x i)と左配列文字ソースオペランド 8 0 6 B の要素(文字 y j)が一致しない場合、不一致スコアソースオペランド 8 0 8 B の値(「 - 1 」)を出力し、上配列文字ソースオペランド 8 0 6 A の要素(文字 x i)と左配列文字ソースオペランド 8 0 6 B の要素(文字 y j)の少なくとも一方が欠損する場合、ギャップスコアソースオペランド 8 0 8 C の値(「 - 2 」)を出力する。この出力は、上述のスコア関数 x s ( x i , y j ) の演算に相当する。

### [0063]

更に変異度専用算術論理演算器 8 4 0 では、第一加減算器 8 4 0 A において、真上変異度ソースオペランド 8 0 6 D の要素 ( F ( i , j - 1 ) ) とペナルティソースオペランド 8 0 8 D の要素 ( 「 - 2 」 ) とを加算し、第二加減算器 8 4 0 B において、真左変異度ソースオペランド 8 0 6 E の要素 ( F ( i - 1 , j ) ) とペナルティソースオペランド 8 0 8 D の要素 ( 「 - 2 」 ) とを加算し、第三加減算器 8 4 0 C において、左斜め上変異度ソースオペランド 8 0 6 C の要素 ( F ( i - 1 , j - 1 ) ) とスコア関数選択器 8 4 1 B の出力要素とを加算する。これらの出力は、式 1 の m 1 、 m 2 、 m 3 の演算に相当する。

#### [0064]

更にまた、変異度専用算術論理演算器 8 4 0 では、変異度選択器 8 4 1 A において、第 一加減算器 8 4 0 A の出力要素と、第二加減算器 8 4 0 B の出力要素と、第三加減算器 8 10

20

30

40

40 Cの出力要素の最大値又は最小値(ここでは最大値)を選択する。この出力は、式1のmax関数の演算、すなわち、変異度 F(i,j)の結果データに相当する。この出力(変異度 F(i,j))は、出力先オペランド806 Fに記録される。

#### [0065]

#### [0066]

(残存充填セルの判定ステップS614)

変異度・経路算出ステップS612が完了すると、充填セルの判定ステップS614に進み、計算順序Rに沿って、未演算のデータ格納セルv(i,j)が残存するか否かを判定する。残存する場合は、充填セル選択ステップS610に戻って、充填セル選択手段610が次の演算対象となるデータ格納セルv(i,j)を選択する。結果、変異度・経路算出ステップS612において、次のデータ格納セルv(i,j)の変異度F(i,j)が出力される。一方、充填セルの判定ステップS614において、未演算のデータ格納セルv(i,j)が残存しない場合は、次いで、未処理の充填領域の判定ステップS616に進む。

### [0067]

(未処理の充填領域の判定ステップS616)

未処理の充填領域の判定ステップS616では、未処理の配列領域Vnが残存するか否かを判定する。残存する場合は、充填領域選択ステップS606に戻って、充填領域選択手段606が、次の演算対象となる配列領域Vnを選択する。その後は、上述の充填ルート設定ステップS608、充填セル選択ステップS610、変異度・経路算出ステップS612、残存充填セルの判定ステップS614が繰り返される。一方、未処理の充填領域の判定ステップS616において、未処理の配列領域Vnが残存しない場合は、アラインメント行列Vに対する変異度Fの充填が完了したことになり、バックトラック処理S620に進む。

## [0068]

(バックトラック処理S620)

バックトラック処理S620において、バックトラック処理手段620は、図10に示すように、変異度が最大となるデータ格納セルvを起点セルvsとして選択し、帰趨経路フラグB(i,j)で上流側に紐づいている全てのデータ格納セルv(i,j)の中から、変異度F(i,j)が最も大きいものを選択していく。これにより、例えば、要素位置(i,j)のいずれか一方が0となるデータ格納セル(終点セルve)まで遡ることができる。起点セルvsの要素位置(is,js)から終点セルveまでの要素位置(ie,je)なでの経路となる要素位置群(要素位置配列)の情報を、ここではバックトラックデータBTと定義する。バックトラックデータBTが生成されたら、近似文字列導出処理S622に進む。

### [0069]

(近似文字列導出処理S622)

10

20

30

40

近似文字列導出処理S622において、近似文字列導出手段622は、バックトラックデータBTを、終点位置(ie,je)から起点位置(is,js)に向かって参照することで、近似文字列を導出する。参照経路において、右斜め下への移動を示す場合は「移動先位置における被照合文字×iと照合文字yiの双方存在(一致又は置換)」を意味し、真右方向への移動を示す場合は「移動先位置における被照合文字×iに対する照合文字×iに対する照合文字×iに対する照合文字yiの揮入」を意味する。なお、「移動先位置における被照合文字×iと照合文字yiの双方存在(一致又は置換)」を意味する経路では、その移動先位置の被照合文字×iと照合文字yiが一致する場合と、不一致の場合がある。不一致の場合は、被照合文字×iが照合文字yiに「置換」されたことを意味する。

[0070]

例えば図10のバックトラックデータBTの場合、近似文字列は、以下の通りとなる。

X: (x1)(x2)(x3) - (x4)(x5)(y6)(y7)

Y: (y1)(y2)(y3) < y4 > (y5) - (y6)(y7)

なお、記号「( )」は双方存在を示しており、そのなかでも被照合文字 x i と照合文字 y i が同じ場合は一致、異なる場合は置換となる。また、記号「 < >」は文字の挿入を示す。記号「 - 」は文字の欠損を示す。つまり、近似文字列は、被照合文字列 X に対する 照合文字列 Y の相関を示すデータセットとなる。

#### [0071]

なお、図10の点線に示すように、バックトラックデータBTが途中で分岐することで、複数のバックトラックデータBT2が生成されたり、変異度が最大となるデータ格納セルv(起点セルvs)が複数存在することで他のバックトラックデータBT3が生成されたりする場合も同様である。この場合は、各バックトラックデータに対応する近似文字列が複数存在することになる。以上の全てのステップを経て、Needleman-Wunschアルゴリズムによる近似文字列を導出が完了する。

### [0072]

<アライメント処理の具体例>

#### [0073]

定数設定ステップS604では、文字ペアが一致する場合のスコアを「+2」、不一致の場合のスコアを「-1」、及びギャップの場合のスコアを「-2」に設定し、ギャップペナルティを「-2」に設定する。充填領域選択ステップS606では、最初に計算を行う配列領域V1を選択する。充填ルート設定ステップS608では、配列領域V1においてルートR1を定義する。

### [0074]

充填セル選択ステップS610では、最初に、演算対象となるデータ格納セルv(0,0)を選択するが、その変異度F(0,0)はあらかじめ0と定義されているためにその後の演算を省略し、次のデータ格納セルはv(1,0)を選択する。

#### [0075]

変異度・経路算出ステップ S 6 1 において、変異度 F ( 1 , 0 ) を演算する式 1 の m a x 関数内の m 1 , m 2 , m 3 は、以下となる。

m 1 = F ( 1 , - 1 ) - d = N u l l

m 2 = F (0, 0) - d = 0 - 2 = -2

10

30

20

m3 = F(0, -1) + s(x1, y0) = Null

結果、max関数はm2を選択し、F(1,0) = -2となる。そして、帰趨経路フラグ B(1,0)は以下となる。

B(1,0) = (0,1,0) (つまり「真左」のみ)

#### [0076]

変異度・経路算出ステップS612が完了すると、充填セルの判定ステップS614に進み、計算順序R1に沿って、未演算のデータ格納セルv(i,j)が残存するか否かを判定する。残存するので、充填セル選択ステップS610に戻って、充填セル選択手段610が次の演算対象となるデータ格納セルv(2,0)を選択する。次いで、変異度・経路算出ステップS612において、以下の通りF(2,0)及びB(2,0)が計算される。

F(2,0) = F(1,0) - d = -4

B(2,0) = (0,1,0) (つまり「真左」のみ)

### [0077]

その後、充填セルの判定ステップS614及び充填セル選択ステップS610を経て、次の演算対象となるデータ格納セルv(3,0)を選択し、変異度・経路算出ステップS612において、以下の通りF(3,0)及びB(3,0)が計算される。

F(3,0) = F(2,0) - d = -4

B(3,0))=(0,1,0)(つまり「真左」のみ)

#### [0078]

これらのステップをn回繰り返すと、データ格納セルv(n , 0)において、以下の通りF(n , 0)及びB(n , 0)が計算される。

F(n, 0) = -nd

B(n,0))=(0,1,0)(つまり「真左」のみ)

#### [0079]

以上の結果、配列領域 V 1 の変異度 F 及び帰趨経路フラグ B は図 1 1 に示すようになる。充填セルの判定ステップ S 6 1 4 において、計算順序 R 1 に沿って、未演算のデータ格納セル v (i,j)が残存しないことになり、次いで、未処理の充填領域の判定ステップ S 6 1 6 に進み、未処理の配列領域 V k が残存するか否かを判定する。未処理の配列領域 V k が残存するので、充填領域選択ステップ S 6 0 6 に戻って、充填領域選択手段 6 0 6 が次の演算対象となる配列領域 V 2 を選択する。

#### [0800]

配列領域 V 2 における最初のデータ格納セル V ( 0 , 1 ) における式 1 のm a x 関数内のm 1 , m 2 , m 3 は以下となる。

m1 = F(0,0) - d = 0 - 2 = -2

m2 = F(-1,1) - d = Null

m 3 = F ( - 1 , 0 ) + s ( x 0 , y 1 ) = N u l l

結果、max 関数はm1 を選択して、変異度 F(0,1) = -2 となる。そして、帰趨経路フラグ B(0,1) は以下となる。

B(1,0) = (1,0,0) (つまり「真上」のみ)

#### [0081]

次に選択される次のデータ格納セル v (1,1)における式1のm a x 関数内のm 1, m 2, m 3 は以下となる。

m1 = F(1, 0) - d = -2 - 2 = -4

m2 = F(0,1) - d = -2 - 2 = -4

m 3 = F (0, 0) + s (x 1, y 1) = 0 + 2 = 2

結果、max 関数はm3 を選択して、変異度 F(1,1)=2 となる。そして、帰趨経路 フラグ B(1,1) は以下となる。

B(1,1)=(0,0,1)(つまり「左斜め上」のみ)

#### [0082]

50

40

10

20

次に選択されるデータ格納セル v ( 2 , 1 )における式 1 のm a x 関数内のm 1 ,m 2 ,m 3 は以下となる。

m 1 = F (2, 0) - d = -4 - 2 = -6

m2 = F(1, 1) - d = 2 - 2 = 0

m 3 = F (1, 0) + s (x 2, y 1) = -2 - 1 = -3

結果、max関数はm2を選択して、変異度F(2,1)=0となる。そして、帰趨経路 フラグB(2,1)は以下となる。

B(2,1) = (0,1,0) (つまり「真左」のみ)

#### [0083]

次に選択されるデータ格納セルv(3,1)における式1のmax関数内のm1,m2 ,m3は以下となる。

m 1 = F (3, 0) - d = -6 - 2 = -8

m2 = F(2, 1) - d = 0 - 2 = -2

m3 = F(2,0) + s(x3,y1) = -4-1 = -5

結果、max 関数はm2 を選択して、変異度 F(3,1) = -2 となる。そして、帰趨経路フラグ B(3,1) は以下となる。

B(3,1) = (0,1,0) (つまり「真左」のみ)

### [0084]

その後の演算の一部説明を省略し、データ格納セル v ( 6 , 1 ) における式 1 のm a x 関数内のm 1 , m 2 , m 3 は以下となる。

m 1 = F ( 6 , 0 ) - d = - 1 2 - 2 = - 1 4

m 2 = F (5, 1) - d = -6 - 2 = -8

m3 = F(5,0) + s(x6,y1) = -10 + 2 = -8

結果、max 関数は、m2 又はm3 を選択して、変異度 F(6,1) = -8 となる。そして、帰趨経路フラグ B(6,1) は以下となる。

B(6,1)=(0,1,1)(つまり「真左」と「左斜め上」との組み合わせ)

この帰趨経路フラグB(6,1)のように、帰趨経路フラグBは、複数経路を選択する場合もある。

#### [0085]

以上の繰り返し演算を、配列領域 V 2 で行うと図 1 2 のようになる。同様に、すべての配列領域 V 1 ~ V 9 まで順番に行うと、図 1 3 のアライメント行列 V が完成する。未処理の充填領域の判定ステップ S 6 1 6 では、未処理の配列領域が残存しなくなるので、バックトラック処理 S 6 2 0 に進む。

#### [0086]

バックトラック処理S620では、データ格納セルv(6,7)の変異度F(6,7)が最大値「7」を有しているので、これを起点セルvsに選択する。従って、データ格納セルv(6,7)からデータ格納セルv(0,0)まで、帰趨経路フラグBを示す矢印で紐づいている経路の中から、変異度Fが最大のルートを選択する。このバックトラックを行うことにより、灰色で着色されたバックトラックデータBT{(6,7) (5,6)(4,5) (3,4) (3,3) (2,2) (1,1) (0,0)}が選択される。バックトラックデータBTの取得が完了すると、近似文字列導出処理S622に進む。

#### [0087]

近似文字列導出処理 S 6 2 2 では、バックトラックデータ B T を、終点位置(0,0)から起点位置(6,7)に向かって参照して、近似文字列を導出する。ここでは(0,0)(1,1)=「G(一致)」、(1,1)(2,2)=「C(一致)」、(2,2) (3,3)=「C(一致)」、(3,3)(3,4)=「A(挿入)」、(3,4)(4,5)=「T(一致)」、(5,6)=「T(置換)」、(5,6)(6,7)=「T(一致)」となる。

[0088]

50

20

30

これにより、以下の近似文字列が導出される。

X: GCC - T C G J

Y: 「GCC<A>T[T]G」

ただし、記号「< > 」は文字間への挿入を表し、記号「 - 」は欠損を示し、記号「 [ ] 」は置換を示す。つまり、本事例では、被参照文字列 X が「 G C C T C G 」であるところ、被参照文字列 X の「 C 」と「 T 」の間に「 A 」が挿入され、被参照文字列の「 T C G 」におおける「 C 」が「 T 」に置換された相関を示している。

#### [0089]

以上のように、Needleman-Wunschアルゴリズムに従って、アラインメント配列における変異度が最大値である要素位置を特定することにより、そこから近似文字列を導出することができる。

### [0090]

(第一変形例の紹介)

図18に示すコアAでは、変異度専用算術論理演算器840がスコア関数選択器841Bを備えるようにし、単一命令となる変異度演算命令において、スコア関数sの計算も同時に行う場合を例示したが、本発明はこれに限定されない。例えば、図19に示すコアA1ように、変異度専用算術論理演算器840から独立した命令で実行されるスコア関数専用算術論理演算器842にスコア関数選択器841Bを配置して、スコア関数sの演算を実行させことができる。この場合、汎用レジスタファイル806には、スコアソースオペランド806Sを格納することで、スコア関数専用算術論理演算器842(スコア関数選択器841B)の出力データを、スコアソースオペランド806Sの取り込むことができる。変異度専用算術論理演算器840の第三加減算器840Cでは、スコアソースオペランド806Sの要素と左斜め上変異度ソースオペランド806Cの要素を加算すればよい。

#### [0091]

更にこの図18では、スコアソースオペランド806Sが、スコア関数専用算術論理演算器842の出力データを直接取り込む場合を例示しているが、本発明はこれに限定されない。アライメント用プログラムでは、スコア関数専用算術論理演算器842を利用して、例えば図14に示すように、被照合文字列 X 及び照合文字列 Y による(m + 1)×(n + 1)のマトリクス状のスコア行列S(スコア表)のデータ群を生成し、まとめて、スコア値を算出して記憶装置に保存してもよい。この場合、スコアソースオペランド806Sは、記憶装置に保存されているスコア行列Sから、所望のスコア値s(i,j)を取り込むことが好ましい。

## [0092]

(第二変形例の紹介)

図18及び図19に示すコアA、A1では、変異度専用算術論理演算器840の変異度選択器841Aが、第一加減算器840Aの出力要素と、第二加減算器840Bの出力要素と、第三加減算器840Bの出力要素の最大値又は最小値(ここでは最大値)を選択する場合を例示した。これは、Needleman‐Wunschアルゴリズム等のいわゆるグローバルアライメント処理に好適である。一方、本発明はこれに限定されず、いわゆるローカルアライメント処理に適用することができる。この場合、例えば図19の第一変形例を更に変形させた図20の第二変形例のコアA2のように、専用レジスタファイル808が、更に、制限定数オペランド808Eを格納するようにし、変異度選択器841Aが、第一加減算器840Aの出力要素と、第二加減算器840Bの出力要素と、第三加減算器840Eの出力要素と、第三加減算器840Eの出力要素と、第三加減算器840Eの出力要素と、前限定数オペランド808Eは、変異度選択とは最大値)を選択するようにしてもよい。制限定数オペランド808Eは、変異度選択とは最大値)を選択するようにしてもよい。制限定数オペランド808Eは、変異度選択とに制限するためのデータ(例えば「0」)を保持する。

#### [0093]

例えば、Smith-Watermanアルゴリズムによるローカルアライメント処理では、文字列X=x1x2...xi...ymと文字列Y=y1y2...yj...ynとの比較

10

20

30

40

において、文字 x i と文字 y j との変異度 F ( i , j ) を、以下式 2 のように定義する。 【数 2 】

$$\begin{cases} m1 = F(i, j-1) + d \\ m2 = F(i-1, j) + d \\ m3 = F(i-1, j-1) + s(i, j) \end{cases}$$

ここで、max は与えられた式の値(m1, m2, m3, z)の中から最大値を出力する関数、s はスコア関数(一致:s=2、不一致:s=-1、ギャップ:s=-2)、d はギャップによるペナルティ(d=2)、z は、変異度が所定値よりも小さくならないように制限を加えるための制限定数(ここでは「0」)である。

#### [0094]

(第三変形例の紹介)

図18~図20に示すコアA、A1、A2では、専用レジスタファイル808が、一致スコアソースオペランド808A、不一致スコアソースオペランド808B、ギャップスコアソースオペランド808Cを格納し、スコア関数選択器841Bによって、これらの要素の値を選択的に出力する場合を例示したが、本発明はこれに限定されない。

#### [0095]

例えば図21に示すコアA×のように、デコーダ804で処理される変異度演算命令自 体に、引数として、一致スコア、不一致スコア、ギャップスコアを格納しておくことがで きる。この場合、予め、汎用又は専用の比較器807において、上配列文字ソースオペラ ンド806Aの要素(文字×i)と左配列文字ソースオペランド806Bの要素(文字y j)の一致・不一致を比較して、その一致・不一致判定結果を、フラグレジスタ 8 0 9 に 記録する。スコア関数選択器841Bでは、フラグレジスタ809に記録されている判定 結果を参照することで、上配列文字ソースオペランド806Aの要素(文字×i)と左配 列文字ソースオペランド 8 0 6 B の要素 (文字 y j ) が一致する場合、変異度演算命令を マスクレジスタによってマスクして引数:一致スコア(「+2」)を抽出・出力し、上配 列文字ソースオペランド806Aの要素(文字×i)と左配列文字ソースオペランド80 6 Bの要素(文字 y j )が一致しない場合、変異度演算命令をマスクレジスタによってマ スクして引数:不一致スコア(「-1」)を抽出・出力すればよい。これにより、オペラ ンドの数を削減することができる。換言すると、デコーダ804等の命令専用レジスタが 、その引数を保持することによって、専用レジスタファイル808(専用オペランド)を 兼ねることができる。なお、上配列文字ソースオペランド806Aの要素(文字×i)と 左配列文字ソースオペランド806Bの要素(文字yj)の少なくとも一方が欠損するか 否かの欠損判定については、上記比較器807に再ロードして欠損判定を行い、その欠損 判定結果を、フラグレジスタ809に記録することで、スコア関数選択器841Bで、変 異度演算命令をマスクレジスタによってマスクして引数:ギャップスコア(「・2」)を 抽出・出力できる。勿論、比較器807やフラグレジスタ809を2つ以上用意しておく ことで、一致・不一致判定と、欠損判定を同時に行う構成にしても良い。

### [0096]

(第四変形例:汎用化事例の紹介)

### [0097]

なお、図18~図21に示すコアA、A1、A2、Axは、汎用レジスタファイル806と専用レジスタファイル808を備えることで、アライメント処理のカスタマイズされる事例を例示したが、本発明はこれに限定されず、全てのオペランド群を汎用レジスタファイル806に格納してもよい。図18に示すコアAを、汎用化した第三変形例に係るコアA3を図22に示す。

#### [0098]

20

30

コア A 3 は、汎用レジスタファイル 8 0 6 - H 3、専用レジスタファイル 8 0 8 - H 3、汎用算術論理演算器 8 4 0 - H 3 を備える。汎用レジスタファイル 8 0 6 - H 3 は、第九ソースオペランド 8 0 6 B - H 3、第五ソースオペランド 8 0 6 C - H 3、第一ソースオペランド 8 0 6 D - H 3、第三ソースオペランド 8 0 6 E - H 3、出力先オペランド 8 0 6 F - H 3を格納する。

#### [0099]

専用レジスタファイル808-H3は、第六ソースオペランド808A-H3、第七ソースオペランド808B-H3、第八ソースオペランド808C-H3、第二ソースオペランド808D-H3bを格納する。なお、第二ソースオペランド808D-H3bは、図18におけるペナルティソースオペランド808Dを、2つのオペランドに分けて独立させて汎用化したものであり、第一加減算器840A-H3と、第二加減算器840B-H3に、別々の要素を加算できるようにしている。

## [0100]

汎用算術論理演算器840-H3は、第二選択器841B-H3、第一加減算器840 A - H 3 、 第二加減算器 8 4 0 B - H 3 、 第三加減算器 8 4 0 C - H 3 、 第一選択器 8 4 1 A - H 3 を有する。第二選択器 8 4 1 B - H 3 は、第九ソースオペランド 8 0 6 A - H 3、第十ソースオペランド806B-H3、第六ソースオペランド808A-H3、第七 ソースオペランド808B-H3、第八ソースオペランド808C-H3の各要素を参照 して、スコア関数 s に基づいてスコアを出力するマルチプレクサとなる。第三加減算器 8 40 C- H3は、第五ソースオペランド806 C- H3の要素と第二選択器841 B- H 3の出力要素とを加算する。第一加減算器840A-H3は、第一ソースオペランド80 6 D - H 3 の要素と第二ソースオペランド 8 0 8 D - H 3 a の要素とを加算する。第二加 減算器 8 4 0 B - H 3 は、第三ソースオペランド 8 0 6 E - H 3 の要素と第四ソースオペ ランド808D-H3bの要素とを加算する。第一選択器841A-H3は、第一加減算 器840A-H3の出力要素と、第二加減算器840B-H3の出力要素と、第三加減算 器840C-H3の出力要素の最大値又は最小値(ここでは最大値)を選択するマルチプ レクサとなる。なお、第一選択器841A-H3は、、例えば、これらの三要素の中の二 つ ( 例えば第一加減算器 8 4 0 A - H 3 の出力要素と、第二加減算器 8 4 0 B - H 3 の出 力要素)を比較する第一比較器と、この第一比較器の出力と残りの一つ(例えば第三加減 算器840C-H3の出力要素)を比較する第二比較器の組み合わせによって、汎用的に 実現できることは言うまでもない。

### [0101]

図22のコアA3において汎用化された部品・部材に付す符号は、図18に示すコアAの専用部品・部材に付した符号に「-H3」を付加したものを採用している。この符号対応関係によって、図22のコアA3の詳細機能の説明を省略する。

#### [0102]

以上の通り、図21のコアA3は、第一ソースオペランド806D-H3と、第二ソースオペランド808D-H3aと、第三ソースオペランド806E-H3と、第四ソースオペランド808D-H3bと、第五ソースオペランド806C-H3と、第六ソースオペランド808A-H3bと、第一ソースオペランド806D-H3の要素と第二ソースオペランド808D-H3bの要素の第一中間和を演算する第一加減算器840A-H3bの要素の第二中間和を演算する第二加減算器840B-H3と、第五ソースオペランド808A-H3の要素に基づいて得られる第六起因データ(ここでは第二選択器841B-H3の出力要素)の第三中間和を演算する第三加減算器840C-H3bと、少なくとも第一中間和、第二中間和、及び、第三中間和の中から、最大値及び/又は最小値を選択する第一選択器841A-H3と、を備える

[0103]

10

20

30

20

30

40

50

このコアA3において単一命令で実行される機能を汎用式化すると以下式3となる。 【数3】

$$L = max \begin{cases} a+b \\ c+d \\ e+f \end{cases}$$

ここで、 L は第一選択器 8 4 1 A - H 3 の出力要素、 a は第一ソースオペランド 8 0 6 D - H 3 の要素、 b は第二ソースオペランド 8 0 8 D - H 3 a の要素、 c は第三ソースオペランド 8 0 6 E - H 3 の要素、 d は第四ソースオペランド 8 0 8 D - H 3 b の要素、 e は第五ソースオペランド 8 0 6 C - H 3 の要素、 f は第六ソースオペランド 8 0 8 A - H 3 の要素に基づいて得られる第六起因データとなる。

#### [0104]

図22のコアA3は、図18のコアAと同様のアライメント処理に好適に用いることができるが、その他の汎用用途で使用することもできる。なお、ここでは汎用レジスタファイル806-H3に分ける場合を例示しているが、すべてのオペランドを汎用レジスタファイル806-H3に格納することで、更に、汎用性を高めるようにしてもよい。

#### [0105]

(第五変形例:汎用化事例の紹介)

図19に示す第一変形例のコアA1を汎用化した、第五変形例に係るコアA4を図23に示す。コアA4は、汎用レジスタファイル806-H4、専用レジスタファイル808-H4、第一汎用算術論理演算器840-H4、第二汎用算術論理演算器842-H4、を備える。汎用レジスタファイル806-H4は、第十ソースオペランド806A-H4、第十ソースオペランド806B-H4、第六ソースオペランド806S-H4、第五ソースオペランド806C-H4、第一ソースオペランド806D-H4、第三ソースオペランド806E-H4、出力先オペランド806F-H4を格納する。

### [0106]

専用レジスタファイル808-H4は、第七ソースオペランド808A-H4、第八ソースオペランド808B-H4、第九ソースオペランド808C-H4、第二ソースオペランド808D-H4a、第四ソースオペランド808D-H4bを格納する。なお、第二ソースオペランド808D-H4bは、図19におけるペナルティソースオペランド808Dを、2つのオペランドに分けて独立させて汎用化したものであり、第一加減算器840A-H4と、第二加減算器840B-H4に、別々の要素を加算できるようにしている。

## [0107]

第二汎用算術論理演算器842-H4は、第二選択器841B-H4を備える。第二選択器841B-H4は、第十ソースオペランド806A-H4、第十一ソースオペランド806B-H4、第七ソースオペランド808B-H4、第九ソースオペランド808B-H4、第九ソースオペランド808C-H4の各要素を参照して、スコア関数sに基づいてスコアを出力するマルチプレクサとなる。第二選択器841B-H4の出力データは、第六ソースオペランド806S-H4に取り込むことができる。

#### [0108]

第一汎用算術論理演算器 8 4 0 - H 4 は、第一加減算器 8 4 0 A - H 4、第二加減算器 8 4 0 B - H 4、第三加減算器 8 4 0 C - H 4、第一選択器 8 4 1 A - H 4を有する。第三加減算器 8 4 0 C - H 4 は、第五ソースオペランド 8 0 6 C - H 4 の要素と第六ソースオペランド 8 0 6 S - H 4 の要素とを加算する。第一加減算器 8 4 0 A - H 4 は、第一ソースオペランド 8 0 6 D - H 4 の要素と第二ソースオペランド 8 0 8 D - H 4 a の要素とを加算する。第二加減算器 8 4 0 B - H 4 は、第三ソースオペランド 8 0 6 E - H 4 の要素と第四ソースオペランド 8 0 8 D - H 4 b の要素とを加算する。第一選択器 8 4 1 A -

20

30

40

50

日4は、第一加減算器840A-H4の出力要素と、第二加減算器840B-H4の出力要素と、第三加減算器840C-H4の出力要素の最大値又は最小値(ここでは最大値)を選択するマルチプレクサとなる。

#### [0109]

図23のコアA4において汎用化された部品・部材に付す符号は、図19に示すコアA1の専用部品・部材に付した符号に「-H4」を付加したものを採用している。この符号対応関係によって、図23のコアA4の詳細機能の説明を省略する。

#### [0110]

以上の通り、図23のコアA4は、第一ソースオペランド806D-H4と、第二ソースオペランド808D-H4aと、第三ソースオペランド806E-H4と、第四ソースオペランド806C-H4と、第六ソースオペランド806C-H4と、第六ソースオペランド806S-H4と、第一ソースオペランド806D-H4の要素と第二ソースオペランド808D-H4と、第三ソースオペランド806E-H4の要素と第四ソースオペランド808D-H4と、第三ソースオペランド806E-H4の要素と第四ソースオペランド808D-H4bの要素の第二中間和を演算する第二加減算器840B-H4と、第五ソースオペランド806C-H4の要素に基づいて得られる第六起因データ(ここでは第六ソースオペランド806S-H4の要素に基づいて得られる第六起因データ(ここでは第六ソースオペランド806S-H4の要素そのもの)の第三中間和を演算する第三加減算器840C-H4と、少なくとも第一中間和、第二中間和、及び、第三中間和の中から、最大値及び/又は最小値を選択する第一選択器841A-H4と、を備える。

#### [0111]

このコアA4において単一命令で実行される機能を汎用式化すると以下式4となる。

#### 【数4】

$$L = max \begin{cases} a+b \\ c+d \\ e+f \end{cases}$$

ここで、 L は第一選択器 8 4 1 A - H 4 の出力要素、 a は第一ソースオペランド 8 0 6 D - H 4 の要素、 b は第二ソースオペランド 8 0 8 D - H 4 a の要素、 c は第三ソースオペランド 8 0 6 E - H 4 の要素、 d は第四ソースオペランド 8 0 8 D - H 4 b の要素、 e は第五ソースオペランド 8 0 6 C - H 4 の要素、 f 'は第六ソースオペランド 8 0 6 S - H 4 の要素となる。

### [0112]

図23のコアA4は、図19のコアA1と同様のアライメント処理に好適に用いることができるが、その他の汎用用途で使用することもできる。なお、ここでは汎用レジスタファイル806-H4に分ける場合を例示しているが、すべてのオペランドを汎用レジスタファイル806-H4に格納することで、更に、汎用性を高めるようにしてもよい。

### [0113]

(第六変形例:汎用化事例の紹介)

図 2 0 に示す第二変形例のコア A 2 を汎用化した、第六変形例に係るコア A 5 を図 2 4 に示す。

## [0114]

コアA5は、汎用レジスタファイル806-H5、専用レジスタファイル808-H5、第一汎用算術論理演算器840-H5、第二汎用算術論理演算器842-H5を備える。汎用レジスタファイル806-H5は、第十二ソースオペランド806A-H5、第十三ソースオペランド806B-H5、第五ソースオペランド806C-H5、第一ソースオペランド806D-H5、第三ソースオペランド806E-H5、出力先オペランド806F-H5を格納する。

20

30

40

#### [0115]

専用レジスタファイル 8 0 8 - H 5 は、第九ソースオペランド 8 0 8 A - H 5 、第十ソースオペランド 8 0 8 B - H 5 、第十一ソースオペランド 8 0 8 C - H 5 、第二ソースオペランド 8 0 8 D - H 5 a 、第四ソースオペランド 8 0 8 D - H 5 b 、第八ソースオペランド 8 0 8 E - H 5 を格納する。なお、第二ソースオペランド 8 0 8 D - H 5 a と第四ソースオペランド 8 0 8 D - H 5 b は、図 2 0 におけるペナルティソースオペランド 8 0 8 D を、2 つのオペランドに分けて独立させて汎用化したものであり、第一加減算器 8 4 0 A - H 5 と、第二加減算器 8 4 0 B - H 5 に、別々の要素を加算できるようにしている。【0 1 1 6】

第二汎用算術論理演算器 8 4 2 - H 5 は、第二選択器 8 4 1 B - H 5 を備える。第二選択器 8 4 1 B - H 5 は、第十二ソースオペランド 8 0 6 A - H 5、第十三ソースオペランド 8 0 6 B - H 5、第九ソースオペランド 8 0 8 A - H 5、第十ソースオペランド 8 0 8 B - H 5、第十一ソースオペランド 8 0 8 C - H 5 の各要素を参照して、スコア関数 s に基づいてスコアを出力するマルチプレクサとなる。第二選択器 8 4 1 B - H 5 の出力データは、第六ソースオペランド 8 0 6 S - H 5 に取り込むことができる。

#### [0117]

第一汎用算術論理演算器840-H5は、第一加減算器840A-H5、第二加減算器840B-H5、第三加減算器840C-H5、第一選択器841A-H5を有する。第三加減算器840C-H5は、第五ソースオペランド806C-H5の要素と第六ソースオペランド806S-H5の要素とを加算する。第一加減算器840A-H5は、第一ソースオペランド806D-H5の要素と第二ソースオペランド806E-H5の要素と第四ソースオペランド808D-H5bの要素とを加算する。第一選択器841A-H5は、第一加減算器840A-H5の出力要素と、第二加減算器840B-H5の出力要素と、第三加減算器840C-H5の出力要素と、第八ソースオペランド808E-H5の要素の最大値又は最小値(ここでは最大値)を選択するマルチプレクサとなる。

#### [0118]

図24のコアA5において汎用化された部品・部材に付す符号は、図20に示すコアA2の専用部品・部材に付した符号に「-H5」を付加したものを採用している。この符号対応関係によって、図24のコアA5の詳細機能の説明を省略する。

### [0119]

以上の通り、図24のコアA5は、第一ソースオペランド806D-H5と、第二ソースオペランド808D-H5aと、第三ソースオペランド806E-H5と、第四ソースオペランド806S-H5と、第六ソースオペランド806C-H5と、第六ソースオペランド806D-H5の要素と第二ソースオペランド808D-H5aの要素の第一中間和を演算する第一加減算器840A-H5と、第三ソースオペランド806E-H5の要素と第四ソースオペランド806E-H5の要素と第四ソースオペランド806C-H5の要素の第二中間和を演算する第二加減算器840B-H5と、第五ソースオペランド806C-H5の要素と第六ソースオペランド806S-H5の要素に基づいて得られる第六起因データ(ここでは第六ソースオペランド806S-H5の要素でのもの)の第三中間和を演算する第三加減算器840C-H5と、少なくとも第一中間和、第二中間和、及び、第三中間和の、第八ソースオペランド808E-H5の要素の中から、最大値及び/又は最小値を選択する第一選択器841A-H5と、を備える。

## [0120]

このコアA5において単一命令で実行される機能を汎用式化すると以下式5となる。

20

30

40

#### 【数5】

$$L = \max \begin{cases} a + b \\ c + d \\ e + f' \end{cases}$$

ここで、Lは第一選択器 8 4 1 A - H 5 の出力要素、a は第一ソースオペランド 8 0 6 D - H 5 の要素、b は第二ソースオペランド 8 0 8 D - H 5 a の要素、c は第三ソースオペランド 8 0 6 E - H 5 の要素、d は第四ソースオペランド 8 0 8 D - H 5 b の要素、e は第五ソースオペランド 8 0 6 C - H 5 の要素、f 'は第六ソースオペランド 8 0 6 S - H 5 の要素、g は第八ソースオペランド 8 0 8 E - H 5 の要素となる。

### [0121]

図24のコアA5は、図20のコアA2と同様のアライメント処理に好適に用いることができるが、その他の汎用用途で使用することもできる。なお、ここでは汎用レジスタファイル806-H5に分ける場合を例示しているが、すべてのオペランドを汎用レジスタファイル806-H5に格納することで、更に、汎用性を高めるようにしてもよい。

#### [0122]

(第七変形例:汎用化事例の紹介)

図22に示す汎用的なコアA3を更に簡素化した、第七変形例に係るコアA6を図25に 示す。このコアA6は、コアA3の汎用レジスタファイル806-H3に格納される第六 ソースオペランド808A-H3、第七ソースオペランド808B-H3、第八ソースオ ペランド808C-H3を省略している。代わりとして、コアA6は、これらの要素(第 六ソースr1、第七ソースr2、第八ソースr3)の値を、デコーダ804-H6で処理 される汎用演算命令の引数側に格納する。更にコアA6は、比較器807-H6及びフラ グレシスタ809-H6を備えることができる。比較器807-H6では、第九ソースオ ペランド806A-H6と第十ソースオペランド806B-H6の一致・不一致・欠損を 比較演算し、その比較結果をフラグレジスタ809-H6に記録する。第二選択器841 B-H6は、フラグレジスタ809-H6に記録される結果に基づいて、引数となる第六 ソースr1、第七ソースr2、第八ソースr3のいずれかを、マスクレジスタを用いて抽 出・出力するマルチプレクサとなる。換言すると、デコーダ804等の命令専用レジスタ が、その引数を保持することによって、専用レジスタファイル808-H6や汎用レジス タファイル806-H6に格納されるオペランドの一部を兼ねることができる。コアA6 において、図22のコアA3の専用部品・部材に類似する機器の符号には、コアA3の符 号の「- H3」を「- H6」に変更したものを採用することで、コアA6の詳細機能の説 明を省略する。

### [0123]

このコアA6において単一命令で実行される機能を汎用式化すると以下式6となる。 【\*\*\*6】

$$L = max \begin{cases} a + b \\ c + d \\ e + (r1 or r2 or r3) \end{cases}$$

ここで、 L は第一選択器 8 4 1 A - H 3 の出力要素、 a は第一ソースオペランド 8 0 6 D - H 3 の要素、 b は第二ソースオペランド 8 0 8 D - H 3 a の要素、 c は第三ソースオペランド 8 0 6 E - H 3 の要素、 d は第四ソースオペランド 8 0 8 D - H 3 b の要素、 e は第五ソースオペランド 8 0 6 C - H 3 の要素、 r 1、 r 2、 r 3 は命令レジスタ(デコー

ダ804)に引数として格納される第六ソース、第七ソース、第八ソースとなる。

#### [0124]

なお、汎用化事例となるコアA4、A5、A6、A7では、第二ソースオペランド80 8D-H3aの要素 b、第四ソースオペランド808D-H3bの要素 d の双方を用いる 場合を例示したが、必要に応じて、要素 b、要素 d の一方を省略しても良く、Smith - Waterman-Gotohアルゴリズム等に好適となる。

#### [0125]

本実施形態のアライメント処理用コンピュータシステム204では、プロセッサモジュール104がコアA~コアDを備えているため、コアA~Dに対して、単一命令で、アライメント行列Vの現在位置の変異度F(i,j)を算出することができる。これにより、メモリモジュール(メインメモリ)102へのアクセス回数を削減できると共に、L1~L3キャッシュメモリのヒット率が高くなるので、極めて高速な変異度演算が実現される。結果、被照合文字列と照合文字列とからなる文字列ペアに対して、短時間で、近似文字列を導出できる。更にアライメント処理用コンピュータシステム204では、定数設定手段604が。ギャップペナルティ等の定数データを、専用レジスタファイル808に保存することで、変異度・経路算出手段612における複数回の変異度の演算で共用する。これによっても、メモリモジュール(メインメモリ)102へのアクセス回数を削減できるので、演算速度を高めることができる。

#### [0126]

また、アライメント処理用コンピュータシステム 2 0 4 では、充填領域選択手段 6 0 6 が、アライメント行列 V の全体に対して一部となる配列領域 V 1 V 2 ... V k ... V p を抽出して、その範囲内で、変異度・経路算出手段 6 1 2 が変異度を演算するようにしているので、L 1 ~ L 3 キャッシュメモリのヒット率が一層高くなるので、演算速度を高めることができる。

#### [0127]

上記各実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。

#### [0128]

例えば、上記実施形態では、コアAが、被照合文字列と照合文字列とからなる文字列ペアのアライメント処理を実行する場合を例示したが、複数のコアA~Dを並列的に利用して、共通の文字列ペアのアライメント処理を実行してもよい。この場合、アライメント処理用カーネルが、コアA~Dの演算順序を管理するために、例えば単一命令複数データ(Single Instruction, Multiple Data)方式を採用することができ、更に、パイプライン処理方式を採用してもよい。更にアライメント処理用カーネルは、単一命令複数スレッド(Single Instruction, Multiple Threads)方式を採用してもよい。また、ここでは4個のコアA~Dを例示したが、コアの数は特に限定されるものではない。

#### [0129]

例えば、本明細書に開示される方法においては、その結果に矛盾が生じない限り、ステップ、動作又は機能を並行して又は異なる順に実施しても良い。説明されたステップ、動作及び機能は、単なる例として提供されており、ステップ、動作及び機能のうちのいくつかは、発明の要旨を逸脱しない範囲で、省略でき、また、互いに結合させることで一つのものとしてもよく、また、他のステップ、動作又は機能を追加してもよい。

#### [0130]

上記各実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。例えば、本実施形態では、遺伝子情報となる参照文字列について、アライメント処理を行う場合を例示したが、本発明はこれに限定されず、遺伝子情報以外の文字列ペアをアライメント処理する場合に適用することができる。

#### [0131]

50

10

20

30

更に上記実施形態では、コンピューティングデバイスのハードウェア構成が、汎用的な構造である場合を例示したが、本発明はこれに限定されない。例えば、FPGA(Field Programmable Gate Array)等によって個別にカスタマイズされたハードウェアを採用してもよい。

#### [0132]

また、本明細書では、さまざまな実施形態が開示されているが、一の実施形態における特定のフィーチャ(技術的事項)を、適宜改良しながら、他の実施形態に追加し、又は該他の実施形態における特定のフィーチャと置換することができ、そのような形態も本発明の要旨に含まれる。

```
の要旨に含まれる。
【符号の説明】
                                                      10
[0133]
 A , B , C , D
               コア
     コンピュータシステム
      上位コンピュータ
 1 0
 2 0
      下位コンピュータ
 3 0
      データベース
 1 0 0
       コンピューティングデバイス
 1 0 2
       メモリモジュール
 1 0 4
       プロセッサモジュール
 1 0 6
       チップセット
                                                      20
 1 0 8
       内部ストレージデバイス
 1 1 2
       出力インタフェース
       入出力インタフェース
 1 1 4
 1 1 6
       通信インタフェース
 1 1 8
       外部ストレージデバイス
 2 0 0
       近似文字列照合用コンピュータシステム
 2 0 1
       インデックス作成用コンピュータシステム
 2 0 2
       マッピング用コンピュータシステム
       文字列ペア作成用コンピュータシステム
 2 0 3
 2 0 4
       アライメント処理用コンピュータシステム
                                                      30
 6 0 2
       アライメント行列作成手段
 6 0 4
       定数設定手段
 6 0 6
       充填領域選択手段
 6 0 8
       充填ルート設定手段
 6 1 0
       充填セル選択手段
 6 1 2
       変異度・経路算出手段
 6 2 0
       バックトラック処理手段
 6 2 2
       近似文字列導出手段
 8 0 0
       プログラムカウンタ
 8 0 4
       デコーダ
                                                       40
```

806B 左配列文字ソースオペランド 806C 上変異度ソースオペランド 806D 真上変異度ソースオペランド 806F 出力先オペランド 806S スコアソースオペランド 808 専用レジスタファイル

汎用レジスタファイル


上配列文字ソースオペランド

8 0 6


8 0 6 A

808A 一致スコアソースオペランド


8	0	8	В	7	<del>-</del>	致	ス	$\Box$	ァ	ソ	_	ス	オ	ペ	ラ	ン	ド	
8	0	8	C	+	゛ャ	ツ	プ	ス	コ	ァ	ソ	_	ス	オ	ペ	ラ	ン	۲
8	0	8	D	^	゚ナ	ル	テ	1	ソ	_	ス	オ	ペ	ラ	ン	ド		
8	0	8	Е	伟	刂限	定	数	オ	ペ	ラ	ン	ド						
8	3	0		実行	īд	=	ッ	۲										
8	3	2		加源	算	器												
8	3	4		乗算	器													
8	3	6		浮重	小	数	点	演	算	器								
8	4	0		变昪	度	専	用	算	術	論	理	演	算	器				
8	4	0	Α	笋	<u> — </u>	加	減	算	器									
8	4	0	В	笋	=	加	減	算	器									
8	4	0	C	穿	三	加	減	算	器									
8	4	1	Α	巭	異	度	選	択	器									
8	4	1	В	7	Ι	ア	関	数	選	択	器							
8	4	1	В	7	ζコ	ア	関	数	専	用	算	術	論	理	演	算	器	
8	4	2		スコ	コア	関	数	専	用	算	紨	論	理	演	算	器		



【図3】



【図4】



【図5】

V	i	0	1	2	3	4	5	6	7	8(m)
j	yi xi	x0(ø)	x1	x2	х3	x4	х5	х6	х7	х8
0	y0(φ)									
1	y1									
2	y2									
3	у3									
4	у4									
5	у5									
6	у6									
7	у7									
8(n)	у8									

【図6】

٧	i	0	1	2	3	4	5	6	7	8(m)	
j	yi xi	x0(φ)	x1	х2	хЗ	х4	х5	х6	х7	x8	
0	y0(ø)	_				R1 -				-	V1
1	у1	-				R2 -				-	V2
2	y2	_				R3 -				-	V3
3	у3	_				R4 -				-	V4
4	у4	ys XS				R5(Rk)				ye xe	V5(VI
5	у5					R6 -				<b>→</b>	V6
6	у6					R7 -				-	V7
7	у7					R8 -				-	V8
8(n)	у8	_				R9(Rp)				-	V9(V <sub>I</sub>

【図7】

٧	i	0	1	2	3	4	5	6	7	8
j	yi <sup>xi</sup>	x0(φ)	<b>x1</b>	x2	х3	x4	х5	х6	х7	х8
0	y0(φ)			1					1	
1	у1									
2	у2									
3	у3									
4	y4	R1	R2	R3	R4	R5 (Rk)	R6	R7	R8	R9 (Rp)
5	у5									
6	у6									
7	у7									
8	у8	+	+	Ţ	Ţ	+	$\Box$	$\downarrow$	Ţ	Ţ


【図8】

٧	i	0	1	2	3	4	5	6	7	8
j	yi xi	x0(φ)	x1	х2	х3	x4	x5	х6	x7	х8
0	y0(φ)	1	/	V1	1	/	V2 /	1	/	/V4
1	у1	*	R1	\	1	R2	/		R4	/
2	у2	~	7	1	\ \		1	7	7	K
3	у3	1	/	V3	1		V5 /	<b>k</b>	/	/V7
4	у4	Z	R3	\		R5 (Rk)			R7	/
5	у5	<b>/</b>	~	1	<b>/</b>	~	1	1	~	K
6	у6	1	/	V6	1	/	V8 /	K		\ \ \
7	у7	~	R6	/	1	R8		Z	R9 (Rp)	/
8	у8	~	/	K	/	*	1	~	Z	×

【図9】

٧	i	0	1	2	3	4	5	6	7	8(m)	
j	yi xi	x0(φ)	x1	x2	х3	х4	x5	х6	х7	x8	
0	y0(φ)										V1
1	у1										V2
2	y2										V3
3	у3				F(I-1,j-1)	F(i,j-1)	,.B(i,j)				V4
4	у4					F(i,j)					V5(Vk)
5	у5						v(i,j)				V6
6	у6										V7
7	у7										V8
8(n)	у8										V9(Vp)

【図10】



【図11】

٧	ſ	0	1	2	3	4	5	6	7	8	
j	xi yi	φ	G	С	С	T	С	G	С	T	
0	ф	0 ◀	2∢	4 <	6∢	8∢	10<	12<	14	16	V1
1	G										V2
2	C										VЗ
3	С										V4
4	Α										V5
5	Т										V6
6	Т										V7
7	G										V8
8	А										V9

【図12】

٧	i	0	1	2	3	4	5	6	7	8	
j	yi xi	φ	G	С	С	Т	С	G	С	T	
0	ø	0 •	2 -	-4 -	<b>+</b> -6 •	-8	10	<b>-</b> -12 ·	<b>÷</b> -14 ·	-16	V1
1	G	-2	2	<b>←</b> 0 ·	<del>( </del> -2	<b>←</b> -4	<b>←</b> -6	<b>₹</b> -8	<b>-</b> -10	<b>+</b> -12	V2
2	С										νз
3	С										V4
4	Α										V5
5	Т										V6
6	Т										V7
7	G										V8
8	A										V9


【図13】

٧	i	0	1	2	3	4	5	6	7	8	
j	yi xi	φ	G	С	С	Т	С	G	С	Т	
0	ø	0	<b>(=</b> -2 ·	<b>4</b> -4	<b>←</b> -6	8	410	<b>4-</b> -12	<b>←</b> -14	<b>4</b> -16	
1	G	-2	2	<b>←</b> a	<b>4</b> -2	<b>←</b> -4	<b>4</b> 6	<b>♣</b> -8 ·	-10	<b>4</b> -12	
2	С	-4	₹	4	<b>-</b> 2	<b>-</b> 0	-2	<b>+</b> -4 ·	-6	8	
3	С	<b>↑</b>	-2	2	6	+ 4	<b>4</b> 2	<b>+</b> 0 ·	<b>1</b> 2	<b>+</b> 4	
4	А	<b>↑</b> -8	-4	0	<b>†</b> 4	5	3	+ 1 -	+ 1	<b>4</b>	
5	Т	-10	<b>↑</b> -6	-2	2	6	4	<b>+</b> 2 -	- 0	1	
6	Т	-12	-8	-4	0	4	5	¥ 3 ·	+ 1	2	-вт
7	G	-14	-10	-6	-2	2	3		5	<b>+</b> 3	
8	А	-16	-12	-8	-4	0	1	<b>†</b> 5	6	4	


【図14】

S	ì	1	2	3	4	5	6	7	8
j	x y	G	С	С	T	С	G	С	Т
1	G	2	-1	-1	-1	-1	2	-1	-1
2	C	-1	2	2	-1	2	-1	2	-1
3	С	-1	2	2	-1	2	-1	2	-1
4	Α	-1	-1	-1	-1	-1	-1	-1	-1
5	T	-1	-1	-1	2	-1	-1	-1	2
6	T	-1	-1	-1	2	-1	-1	-1	2
7	G	2	-1	-1	-1	-1	2	-1	-1
8	Α	-1	-1	-1	-1	-1	-1	-1	-1


【図15】




【図16】




【図17】





【図18】





(34)

















# フロントページの続き

(72)発明者 牧野 淳一郎

神奈川県横浜市金沢区泥亀一丁目 2 8 番 B - 1 3 1 2 先端加速システムズ株式会社内 F ターム(参考) 5B056 BB42